Bilanz der Quelle: Der Wochenrueckblick von Semiconductor Engineering vom 25. September 2026: Im Speichergeschaeft hat CXMT seine DRAM-Plattform der fuenften Generation (G5) in Serienproduktion genommen, zusammen mit einer 24-Gigabit-LPDDR5X-Linie; das Unternehmen nennt eine Half-Pitch von 11,95 nm im aktiven Bereich und mindestens 50 Prozent mehr Dies pro Wafer, liegt nach Analysteneinschaetzung aber noch rund zwei Generationen hinter den Marktfuehrern und bereitet eine NAND-Forschungslinie in Peking vor. Samsung will die HBM4-Produktion 2027 laut Seoul Economic Daily mindestens verdoppeln; GUC meldet, dass PHY und Controller fuer HBM4E auf TSMC N2P designfertig sind und bereits in Kunden-ASICs eingesetzt werden. Imec hat eine 3D-DRAM-auf-GPU-Architektur mit vertikal angeordneten DRAM-Dies und Kuehlhohlraeumen modelliert, die Spitzentemperatur von 121,7 auf 103,4 Grad Celsius senkt. Auf der Politikebene meldet die SIA, dass China bis 2030 80 Prozent Chip-Selbstversorgung anstrebt, mit mindestens 50 Prozent heimischer Ausruestung und 20 Prozent Preisvorteil bei oeffentlichen Beschaffungen; chinesische Behoerden pruefen zudem den Einsatz von Broadcom-Netzwerktechnik in staatlich kontrollierten Rechenzentren. Cadence berichtet von rund 24 Prozent weniger Flaeche und 18 Prozent weniger Leistungsaufnahme durch seinen Spec-to-RTL-Chipdesign-Agenten.
🔗 Im Original weiterlesen → · 🗃 Wayback Machine (Archiv)
Die Inhalte dieses Artikels wurden automatisiert mittels Künstlicher Intelligenz generiert. Die zugrundeliegenden Daten stammen von semiengineering.com. Es erfolgte keine manuelle redaktionelle Bearbeitung.
