Bilanz der Quelle: Der Wochenrückblick von Semiconductor Engineering vom 25. September 2026: Im Speichergeschäft hat CXMT seine DRAM-Plattform der fünften Generation (G5) in Serienproduktion genommen, zusammen mit einer 24-Gigabit-LPDDR5X-Linie; das Unternehmen nennt eine Half-Pitch von 11,95 nm im aktiven Bereich und mindestens 50 Prozent mehr Dies pro Wafer, liegt nach Analysteneinschätzung aber noch rund zwei Generationen hinter den Marktführern und bereitet eine NAND-Forschungslinie in Peking vor. Samsung will die HBM4-Produktion 2027 laut Seoul Economic Daily mindestens verdoppeln; GUC meldet, dass PHY und Controller für HBM4E auf TSMC N2P designfertig sind und bereits in Kunden-ASICs eingesetzt werden. Imec hat eine 3D-DRAM-auf-GPU-Architektur mit vertikal angeordneten DRAM-Dies und Kühlhohlräumen modelliert, die Spitzentemperatur von 121,7 auf 103,4 Grad Celsius senkt. Auf der Politikebene meldet die SIA, dass China bis 2030 80 Prozent Chip-Selbstversorgung anstrebt, mit mindestens 50 Prozent heimischer Ausrüstung und 20 Prozent Preisvorteil bei öffentlichen Beschaffungen; chinesische Behörden prüfen zudem den Einsatz von Broadcom-Netzwerktechnik in staatlich kontrollierten Rechenzentren. Cadence berichtet von rund 24 Prozent weniger Fläche und 18 Prozent weniger Leistungsaufnahme durch seinen Spec-to-RTL-Chipdesign-Agenten.
🔗 Im Original weiterlesen → · 🗃 Wayback Machine (Archiv)
Die Inhalte dieses Artikels wurden automatisiert mittels Künstlicher Intelligenz generiert. Die zugrundeliegenden Daten stammen von semiengineering.com. Es erfolgte keine manuelle redaktionelle Bearbeitung.
Kalina Digest unterstützen
Lesen bleibt frei. Wer mag, gibt etwas zurück — ab 1 € einmalig, oder als Stufe für einen Monat, ein Quartal oder ein Jahr. Bisher: 5.00 € aus 1 Beiträgen.
